快速发布采购 管理采购信息

                          带扬声器驱动程序的单声道编解码器

                          时间:2019-8-16, 来源:互联网, 文章类别:元器件知识库

                          说明
                          WM8974是一种低功耗、高质量的单声道编解码器,专为便携式应用而设计,如数码照相机或数码录音机。
                          该设备集成了对差分或单端麦克风的支持,包括扬声器或耳机的驱动程序,以及单声道输出。由于不需要单独的麦克风或耳机放大器,因此减少了对外部部件的要求。
                          先进的Sigma-Delta转换器与数字抽取和插值滤波器一起使用,以8到48ks/s的采样率提供高质量的音频。在ADC路径中提供了额外的数字滤波选项,以满足应用滤波,如“风噪声降低”,pl我们提供了一种先进的带噪声门的混合信号ALC功能。数字音频接口支持a-律和律压缩。
                          本发明提供一种芯片内PLL,用于从外部基准时钟产生所需的主时钟。如果系统中其他地方需要,也可以输出PLL时钟。
                          WM8974在2.5到3.6V的电源电压下工作,尽管数字电源可以在1.71V的电压下工作以节省电力。扬声器和单声道输出使用高达5伏的独立电源,可在需要时增加输出功率。通过可选择的两线或三线控制接口,也可以在软件控制下关闭芯片的不同部分。
                          WM8974采用非常小的4x4mmQFN封装,在最小板面积内提供高水平的功能,具有高热性能。
                          特征
                          单编解码器:音频采样率:8、11.025、16、22.05、24、32、44.1、48kHzDAC信噪比98db,THD-84db(‘A’-加权@8–48ks/s)ADC信噪比94db,THD-83db(‘A’-加权@8–48ks/s)带‘无帽’连接的片上耳机/扬声器驱动程序-40MW输出功率转换为16’/3.3V spkvdd-BTL扬声器驱动0.9W,输入8≠/5V spkvdd额外的单线输出多个模拟或“辅助”输入,加上模拟旁路路径麦克风前置放大器:差分或单端麦克风接口-可编程前置放大器增益-带共模的psuedo差分输入抑制-ADC路径中的可编程ALC/噪声门为驻极体麦克风提供低噪声偏压
                          其他特性5波段EQ(记录或回放路径)数字回放限制器可编程ADC高通滤波器(风噪降低)可编程ADC陷波滤波器片上PLL低功耗、低电压-2.5伏至3.6伏(数字:1.71伏至3.6伏)-功耗<10毫安,全部采用48K/S模式4x4x0.9mm 24线QFN软件包应用程序数码照相机音频编解码器无线VoIP和其他通信手机/耳机便携式录音机通用低功耗音频编解码器
                          控制

                          绝对最大额定值
                          绝对最大额定值仅为应力额定值。在这些限值或超过这些限值的情况下连续操作可能会对设备造成永久性损坏。在规定的试验条件下,在电气特性下给出了装置功能操作极限和保证性能规范。
                          静电放电敏感装置。该设备是在CMOS工艺上制造的。因此,它一般容易受到过大静态电压的损坏。在搬运和储存本装置时,必须采取适当的防静电措施。
                          Cirrus Logic根据IPC/JEDEC J-STD-020B对其包装类型进行水分敏感性测试,以确定表面安装组装前的可接受储存条件。这些水平为:msl1=相对湿度小于30摄氏度/85%时的无限地板寿命。通常不储存在防潮袋中。msl2=在低于30摄氏度/60%相对湿度条件下袋外储存1年。防潮袋提供。msl3=在低于30摄氏度/60%相对湿度下袋外储存168小时。防潮袋提供。
                          订购信息中规定了每种包装类型的湿度敏感度水平。
                          术语
                          1。仅在单端麦克风配置中输入micn。无失真的最大输入信号为-3dbv。
                          2。保持时间是指检测到的信号过于安静和开始增加增益之间的时间长度。它不适用于在信号太大时,即在没有延迟的情况下,降低增益。
                          三。斜坡上升和斜坡下降时间定义为PGA将其增益改变6db所需的时间。
                          4。所有保持、上升和下降时间与MCLK成比例
                          5。信噪比(db)–信噪比是测量满标度输出和未应用信号输出之间的电平差。(实现这些结果不使用自动归零或自动功能)。
                          6。THD+N(db)–THD+N是(噪声+失真)/信号的均方根值之比。
                          7。扬声器电源可以限制最大输出电压。如果monobost=1,则spkvdd应为1.5xavdd或更高,以防止在输出阶段发生剪辑。

                          设备描述
                          引言
                          WM8974是一种低功耗音频编解码器,结合了高质量的单声道音频DAC和ADC,具有灵活的线路和麦克风输入和输出处理。该设备的应用包括具有单声道音频、录音和回放功能的数码照相机、录音机、无线VoIP耳机和游戏机附件。
                          该芯片具有很大的使用灵活性,因此可以支持多种不同的操作模式,如下所示:
                          麦克风输入
                          提供两个麦克风输入,允许连接差分麦克风输入或单端麦克风。这些输入有一个用户可编程的增益范围-12db到+35.25db使用内部电阻。在输入PGA阶段之后,将进入一个增强阶段,可以进一步增加20分贝的增益。从芯片输出麦克风偏压,可用于偏压麦克风。信号路由可以配置为允许手动调整麦克风电平,或者允许ALC环路控制所传输的麦克风信号电平。
                          可选择通过麦克风路径的总增益高达+55.25db。
                          PGA和ALC操作
                          在ADC的输入通道中提供可编程增益放大器。这可以手动使用,也可以与保持记录音量恒定的混合模拟/数字自动电平控制(ALC)结合使用。
                          辅助输入
                          该设备包括一个单声道输入,AUX,可作为警告音(BEEP)等的输入。该电路的输出可汇总为单声道输出和/或扬声器输出路径,以便根据需要将音频与“背景音乐”等混合。该路径也可以灵活地求和到输入端,或者作为第二个麦克风输入端或线路输入端输入到输入端PGA。该电路的配置与集成的片上电阻允许几个模拟信号在需要时被汇总到单个辅助输入。
                          模数转换器
                          单声道ADC采用多位高阶过采样结构,以低功耗提供最佳性能。支持各种采样率,从语音听写中通常使用的8ks/s速率到高质量音频应用中使用的48ks/s速率。
                          高保真数模转换器
                          高保真DAC提供适合所有便携式单声道音频类型应用的高质量音频播放。
                          数字滤波
                          先进的Sigma-Delta转换器与数字抽取和插值滤波器一起使用,以8ks/s到48ks/s的采样率提供高质量的音频。
                          此外,还提供特定应用的数字滤波器,有助于降低特定噪声源(如“风噪声”)的影响。所述滤波器包括可编程ADC高通滤波器、可编程ADC陷波滤波器和5波段均衡器,所述均衡器可应用于ADC或DAC路径,以改善来自所述设备的整体音频声音。
                          输出混合和音量调节
                          设备的输出端提供灵活的混音;扬声器输出端提供混音器,单声道输出端提供额外的单声道夏季。这些混频器允许将DAC的输出、ADC音量控制的输出和辅助输入组合在一起。输出音量可以使用集成数字音量控制进行调整,扬声器输出具有额外的模拟增益调整功能。
                          音频接口
                          WM8974有一个标准的音频接口,支持音频数据在芯片之间的传输。此接口是一个4线标准音频接口,支持许多音频数据

                          格式包括I2s、DSP模式、MSB优先、左对齐和MSB优先、右对齐,并且可以在主模式或从模式下操作。
                          控制接口
                          为了实现对所有功能的完全软件控制,WM8974提供了2线或3线MPU控制接口的选择。它完全兼容,是各种工业标准微处理器、控制器和DSP的理想合作伙伴。2线模式和3线模式之间的选择由模式插针的状态决定。如果模式为高,则选择3线控制模式;如果模式为低,则选择2线控制模式。
                          在2线模式下,只支持从机操作,设备地址固定为0011010。
                          时钟方案
                          WM8974提供正常的音频DAC时钟方案操作,其中256fs MCLK提供给DAC/ADC。
                          但是,还包括一个PLL,当系统控制器无法提供时,它可用于生成内部主时钟频率。PLL使用输入参考(通常是12MHz USB时钟)来生成高质量的音频时钟。如果生成这些时钟不需要PLL,则可以重新配置它以生成备用时钟,然后可以在CSB/GPIO引脚上输出,并在系统中的其他地方使用。
                          功率控制
                          WM8974的设计在不影响性能的前提下,非常注重功耗。它在低电源电压下工作,包括在软件控制下关闭电路任何未使用部件的设备,包括备用和关机模式。
                          输入信号路径
                          WM8974有3个灵活的模拟输入:两个麦克风输入和一个辅助输入。这些输入可以以多种方式使用。在ADC之前的输入信号路径有一个灵活的PGA块,该块随后馈入增益增强/混频器级。
                          麦克风输入WM8974可以适应多种麦克风配置,包括单端和差分输入。通过MICN、MICP和可选的AUX管脚的输入通过输入PGA放大
                          伪差分输入是优先配置,其中输入PGA的正极端子通过设置MICP2INPPGA=1连接到MICP输入引脚。然后,麦克风接地应连接到MICN(当MICN2INPPGA=1)或AUX(当AUX2INPPGA=1)输入引脚。
                          或者,可以将单端麦克风连接到micn输入,并将micn2inppga设置为1。输入PGA的非反相终端应通过将MICP2INPPGA设置为0在内部连接到VMID。
                          在差分模式下,较大的信号应输入到MICP,较小的(例如,有噪音的接地连接)应输入到MICN。

                          峰值限制器
                          为了防止大信号在静默一段时间后发生夹持,自动高度控制电路包括限制器功能。如果ADC输入信号超过满标度的87.5%(–1.16db),则PGA增益以最大攻击速率(当alcatk=0000时)下降,直到信号电平降至满标度的87.5%以下。此功能在启用ALC时自动启用。
                          注意:如果alcatk=0000,则限制器对alc的运行没有影响。它的设计是为了防止长攻击时间使用剪辑。
                          噪声门(仅限正常模式)
                          当信号非常安静且主要由噪声组成时,ALC功能可能会导致“噪声泵送”,即在静默期间发出很大的嘶嘶声。WM8974具有噪声门功能,通过比较输入端的信号电平与噪声门阈值(长度)来防止噪声泵送。噪音门在以下情况下会打开:
                          ADC处的信号电平[dbfs]<长度[dbfs]+PGA增益[db]+麦克风增强增益[db]
                          这相当于:
                          输入端信号电平[dbfs]<ngth[dbfs]
                          然后,PGA增益保持不变(防止其在信号安静时像平时那样上升)。
                          下表总结了噪声门控制寄存器。长度控制位设置相对于ADC满刻度范围的噪声门阈值。阈值以6db的步幅进行调整。范围的极端水平可能会导致不适当的操作,因此应注意功能的设置。噪声门只能与自动高度控制一起工作,不能在限制器模式下使用。

                          输出信号路径
                          WM8974输出信号通路由数字应用滤波器、上采样滤波器、高保真数模转换器、模拟混频器、扬声器和单声道输出驱动器组成。数字滤波器和数模转换器由位数模转换器启用?;煲羝骱褪涑銮骺梢杂傻ザ赖目刂莆坏ザ榔粲茫ú渭D馐涑觯?。因此,可以使用WM8974提供的模拟混频和放大,而不管DAC是否运行。
                          WM8974 DAC在DACDAT引脚上接收数字输入数据。数字滤波器块处理数据以提供以下功能:
                          数字音量控制图形均衡器数字峰值限制器。西格玛增量调制
                          高性能Sigma Delta音频DAC将数字数据转换为模拟信号。

                          数字限制器操作
                          限制器有一个接近0db的可编程上限。参考表28,在正常操作中(limboost=000=>仅限值),低于该阈值的信号不受限制器的影响。高于阈值的信号以特定的攻击速率(由limatk寄存器位设置)衰减,直到信号低于阈值。限制器也有一个低于上限的下限1db。当信号低于低阈值时,信号以特定的衰减率(由limdcy寄存器位控制)放大,直到达到0db的增益。两个阈值级别都由limlvl寄存器位控制。上阈值比limlvl编程的值高0.5db,下阈值比limlvl值低0.5db。
                          音量增大
                          限制器具有可编程的上增益,它将信号提升到阈值以下,以压缩信号的动态范围并增加其感知的响度。它作为一个增强能力有限的自动高度控制功能工作。音量提升是从0db到+12db,步进1db,由limboost寄存器位控制。
                          当限制器被禁用时,输出限制器音量提升也可用作独立数字增益提升。

                          单声道和扬声器输出具有输出驱动级,分别由寄存器位monoboost和spkboost控制。每个输出级都有一个1.5x的可选增益放大。当该放大被启用时,输出直流电平也会进行电平变换(从AVDD/2到1.5XAVDD/2),以防止信号被截断。如图20所示,专用放大器用于执行直流电平移动操作。对于此操作模式,必须使用bufdcopen寄存器位启用此缓冲区?;褂ψ⒁?,如果spkvdd不等于或大于1.5xavdd,则此增强模式可能导致信号剪辑。

                          有一个专用的缓冲区用于捆绑未使用的模拟I/O引脚??梢允褂胋ufioen寄存器位启用该缓冲区。
                          如果设置了SPKboost或monoboost位,则相关输出将在禁用时与1.5xavdd/2的直流电平移位缓冲器输出相关联。

                          输出开关
                          当设备配置有2线接口时,CSB/GPIO引脚可用作开关控制输入,以自动禁用扬声器输出并启用单声道输出。例如,当线路插入插座时。在此模式下,通过设置gpiosel=001启用,单声道和扬声器输出之间的针脚csb/gpio开关(例如,当针脚12连接到耳机插座中的机械开关以检测插件时)。gpiopol位反转csb/gpio输入引脚的极性。
                          请注意,必须启用扬声器输出和单声道输出,在这种模式下,CSB/GPIO引脚有一个内部去弹跳电路,以防止由于输入故障导致输出启用多次切换。该去弹跳电路从周期为221 x mclk的慢时钟开始计时,使用slowclken寄存器位启用。

                          数字音频接口音频接口有四个插脚:ADCDAT:ADC数据输出DACDAT:DAC数据输入?。菏荻云胧敝?#61623;BCLK:Bit时钟,用于同步
                          时钟信号BCLK和帧可以在WM8974作为主设备运行时输出,也可以在作为从设备运行时输入(参见下面的主设备和从设备模式运行)。
                          支持四种不同的音频数据格式:左对齐右对齐I2sDSP模式
                          所有这些模式都是最高位优先模式。它们以音频数据格式描述,如下所示。有关定时信息,请参阅电气特性部分。
                          主模式和从模式操作WM8974音频接口可以配置为主模式或从模式。作为主接口设备,WM8974生成BCLK和帧,从而控制ADCDAT和DACDAT上的数据传输顺序。要将设备设置为主模式,寄存器位ms应设置为高位。在从属模式(ms=0)下,WM8974通过数字音频接口接收的时钟响应数据。
                          音频数据格式在左对齐模式下,在帧转换后BCLK的第一个上升沿上可以使用MSB。然后,到达LSB的其他位按顺序传输。根据字长、BCLK频率和采样率的不同,在每个帧转换之前可能存在未使用的BCLK循环。
                          主时钟和锁相环(PLL)
                          WM8974具有一个片上锁相环(PLL)电路,可用于:
                          从另一个外部时钟(例如在电信应用中)为WM8974音频功能生成主时钟。
                          生成并输出(在插脚CSB/GPIO上)从现有音频主时钟派生的系统其他部分的时钟。
                          PLL可以由PLLEN寄存器位启用或禁用。
                          注:为尽量减少电流消耗,当vmidsel[1:0]位设置为00B时,PLL被禁用。vmidsel[1:0]必须设置为00B以外的值才能启用PLL。

                          2线串行控制模式
                          WM8974通过2线串行总线支持软件控制。许多设备可以由同一总线控制,每个设备都有一个唯一的7位设备地址(这与WM8974中每个寄存器的7位地址不同)。
                          WM8974仅作为从属设备工作。当SCLK保持高位时,控制器在SDIN上以高到低的转换指示数据传输的开始。这表示将跟随设备地址和数据。2线总线上的所有设备都响应启动条件,并在SDIN上移动接下来的8位(7位地址+读/写位,首先是MSB)。如果接收到的设备地址与WM8974的地址匹配,则WM8974通过在下一个时钟脉冲(ACK)上拉低SDIN响应。如果在只写模式下操作时,地址未被识别或R/W位为“1”,则WM8974返回到空闲状态,等待新的启动条件和有效地址。
                          在写入过程中,一旦WM8974确认了正确的地址,控制器就发送控制数据的第一个字节(B15到B8,即WM8974寄存器地址加上寄存器数据的第一位)。然后,WM8974通过将sdin拉低一个时钟脉冲来确认第一个数据字节。然后,控制器发送控制数据的第二个字节(b7到b0,即寄存器数据的其余8位),WM8974通过将sdin拉低再次确认。
                          当SCLK较高时,SDIN上存在从低到高的转换时,传输完成。完成序列后,WM8974返回空闲状态,等待另一个启动条件。如果在数据传输过程中的任何一点检测到启动或停止条件顺序不对(即SCLK高时SDIN发生变化),则设备将跳转到空闲状态。
                          重置芯片
                          可以通过向软件重置寄存器(地址0 Hex)写入任何值来重置WM8974。这将导致所有寄存器值重置为其默认值。除此之外,还有一个上电复位(PoR)电路,它确保在设备通电时将寄存器设置为默认值。
                          电源
                          WM8974最多可使用四个独立电源:
                          AVDD和AGND:模拟电源,为除扬声器输出和单声道输出驱动器外的所有模拟功能供电。AVDD的电压范围从2.5伏到3.6伏,对整体功耗影响最大(耳机功耗除外)。较大的AVDD略微提高了音频质量。
                          spkvdd和spkgnd:耳机和扬声器电源,为扬声器和单声道输出驱动程序供电。SPKVDD可以在2.5V到5.5V之间。SPKVDD可以连接到AVDD,但它需要单独的布局和去耦电容器来抑制谐波失真。使用更大的SPKVDD,可以以更低的失真实现更大的耳机和扬声器输出。如果spkvdd低于avdd(或1.5 x avdd用于增强模式),则输出信号可能被截断。
                          DCVDD:数字核心电源,为除音频和控制接口以外的所有数字功能供电。DCVDD的电压范围从1.71V到3.6V,对音频质量没有影响。dcvdd的返回路径是dgnd,与dbvdd共享。
                          DBVDD的范围从1.71V到3.6V。DBVDD返回路径是通过DGND的。
                          可以对所有四个电源使用相同的电源电压。然而,数字和模拟电源应在印刷电路板上单独布线和分离,以防止数字开关噪声进入模拟信号路径。
                          注:使用PLL时,DCVDD应大于或等于1.9V。DCVDD小于或等于DBVDD
                          建议的上/下电源
                          为了最小化输出弹出和点击噪声,建议使用以下序列之一对WM8974设备通电和断电:
                          不使用输出1.5x升压级时通电:
                          1。打开外部电源。等待电源电压稳定。
                          2。设置biasen=1,bufioen=1,以及电源管理1寄存器中的vmidsel[1:0]位。*注释1和2。
                          三。等待VMID供应结算。*注2.
                          4。通过设置dacen=1启用dac。
                          5。根据需要启用搅拌机。
                          6。根据需要启用输出阶段。
                          使用输出1.5x升压级时通电:
                          1。打开外部电源。等待电源电压稳定。
                          2。启用1.5x输出增强。根据需要设置monobost=1和spkboost=1。

                          三。设置biasen=1,bufioen=1,bufdcopen=1,以及电源管理1寄存器中的vmidsel[1:0]位。*注释1和2。
                          4。等待VMID供应结算。*注2.
                          5。通过设置dacen=1启用dac。
                          6。根据需要启用搅拌机。
                          7。根据需要启用输出阶段。
                          断电(所有情况):
                          1。通过设置dacmu=1使dac软静音。
                          2。通过设置r1[8:0]=0x00禁用电源管理寄存器1。
                          三。禁用所有其他输出阶段。
                          4。关闭外部电源。
                          笔记:
                          1。此步骤为未分配的输入/输出启用内部设备偏差缓冲区和vmid缓冲区。这将为所有输入和输出提供启动参考电压。这将导致输入和输出以可控和可预测的方式向VMID(不使用输出1.5x升压)或1.5 x(AVDD/2)(使用输出1.5x升压)倾斜(见注2)。
                          2。根据启动时间选择vmidsel位的值(vmidsel=10表示最慢启动,vmidsel=11表示最快启动)。启动时间由vmidsel位的值(参考阻抗)和vmid上的外部去耦电容器定义。
                          除了通电顺序外,建议在更改PGA中的音量时使用零交叉功能,以避免听到任何砰砰声或咔嗒声。

                          笔记:
                          1。模拟输入管脚充电时间tmidrail_on由vmid管脚充电时间决定。此时间取决于VMID去耦电容器的值和VMID引脚输入电阻以及AVDD电源上升时间。
                          2。模拟输入引脚放电时间tmidrail_off由模拟输入耦合电容器放电时间决定。在模拟输入端使用1μF电容器测量TmidRail断开的时间,但会随输入耦合电容器的值而变化。
                          三。当ADC启用时,由于系统噪声,ADCDAT管脚上会有LSB数据位活动,但不会出现明显的数字输出。
                          4。必须设置vmidsel和biasen位,以启用模拟输入中频电压和正常的ADC操作。
                          5。ADCDAT数据从电源-P-输出延迟,电源从-V-开始,主要由VMID充电时间决定。在释放POR后,可以立即设置ADC初始化和电源管理位;VMID充电时间将明显更长,并指示设备何时稳定用于模拟输入。
                          6。设备待机(电源已接通)上电时的ADCDAT数据输出延迟由ADC初始化时间2/fs决定。

                          笔记:
                          1。线路输出充电时间tLine_Midrail_on主要由VMID管脚充电时间决定。此时间取决于VMID去耦电容器的值和VMID引脚输入电阻以及AVDD电源上升时间。使用4.7μF电容器测量上述值。
                          2。不建议在初始化DAC期间允许DACDAT数据输入。如果在初始化点的DAC数据值不是零,则这可能会导致模拟输出上出现弹出噪声。如果以非零值移除DACDAT,并且事先没有对信号应用静音功能,则情况也是如此。
                          三。出线放电时间,即中线断开,取决于出线耦合电容器的值和接地的漏电电阻路径。使用10μF输出电容器测量上述值。
                          4。耳机充电时间,即THP中轨,取决于VMID去耦电容器的值和VMID引脚输入电阻以及AVDD电源上升时间。使用4.7μF VMID去耦电容器测量上述值。
                          5。耳机放电时间,即THP中间轨道断开,取决于耳机耦合电容器的值和对地的漏电电阻路径。使用100μF电容器测量上述值。
                          6。必须设置vmidsel和biasen位,以启用模拟输出中频电压和正常DAC操作。

                          技术文章分类
                          相关技术文章
                          和值跨度速查表